台积电协同创意拿下内存厂订单 将采用12纳米、5纳米生产

　　台积电抢攻AI商机再下一城，继独家代工英伟达、AMD等科技巨头AI芯片之后，传出协同旗下特殊应用IC（ASIC）设计服务厂创意，挥军AI服务器必备的高频宽记忆体（HBM）关键周边元件有成，携手取得下世代HBM4关键的基础接口芯片（base die）大单。

　　台积电与创意向来不对订单动态置评。 法人指出，AI需求强劲，不仅高速运算（HPC）相关芯片炙手可热，HBM需求同步强强滚，成为市场新商机，吸引SK海力士、三星、美光等三大记忆体晶片厂积极投入，在AI引擎催动下，现阶段HBM3/HBM3e等HMB产能正处于供不应求盛况。

　　随着AI芯片制程明年进入3纳米世代，现有HBM3/HBM3e碍于容量及速度限制，恐导致新一代AI芯片无法发挥最大算力，三大记忆体晶片厂不约而同拉高资本支出，开始投入下世代产品HBM4研发，目标2025年底量产，2026年放量出货。

　　记忆体晶片厂开始钻研下世代HBM4研发之际，半导体标准化组织JEDEC固态技术协会也忙着制订HBM4相关新标准，并传出JEDEC将放宽HBM4的堆叠高度限制到775微米，代表原先必须使用的混合接合先进封装技术可延后到下一代HBM规格再使用。

　　业界推测，HBM4最大转变除了堆叠高度增加到16层DRAM堆叠之外，为了增加带宽传输速度，HBM底部还需要加上逻辑IC，成为新一代HBM4最大变革，亦可能是JEDEC放宽堆栈高度限制的原因之一，而这颗至为关键的逻辑IC即基础介面芯片。

　　业界传出，创意已经顺利拿下DRAM大厂在HBM4的关键基础介面芯片委托设计案订单，预期最快明年设计定案，将依高效能或低功耗不同，分别采用台积电12奈米及5纳米生产，预期下半年委托设计（NRE）开案将明显贡献营收，抢进HBM供应链。

　　另一方面，进入HBM4世代后，使用的基础介面芯片需再度微缩以增加晶体管容量，业界研判，后续可望有更多记忆体厂将基础介面芯片交由创意及台积电量产，创意未来潜在获利空间大幅看增。

免责声明：本文内容来源于第三方或整理自互联网，本站仅提供展示，不拥有所有权，不代表本站观点立场，也不构成任何其他建议，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性不作任何保证或承诺，请读者仅作参考，并请自行核实相关内容,不承担相关法律责任。如发现本站文章、图片等内容有涉及版权/违法违规或其他不适合的内容， 请及时联系我们进行处理。