SK海力士3D DRAM的制造成品率为56.1%

　　SK海力士正在加速其在通常被称为“梦想存储器”的三维DRAM尖端领域的领先地位。该公司凭借其高带宽存储器（HBM）已经是人工智能（AI）半导体市场的领导者，现在正寻求在下一代DRAM领域继续创新。

　　据业内人士6月23日透露，SK海力士于6月16日至6月20日在美国夏威夷举行的著名半导体会议“VLSI2024”上发表了一篇关于3D DRAM的研究论文。

　　在这篇论文中，SK海力士报道称，堆叠在五层中的3D DRAM的制造成品率为56.1%。这意味着在单个测试晶片上制造的大约1000个3D DRAM中产生了大约561个可行的器件。实验性3D DRAM显示出与当前使用的2D DRAM相似的特性，这在所提供的数据中也得到了强调。这标志着SK海力士首次公开其3D DRAM开发的具体数字和操作特征。

　　业内专家认为，这篇论文是一个重要的里程碑，表明SK海力士即将获得下一代DRAM的核心技术。与传统的将存储单元排列在平面上的DRAM不同，3D DRAM将这些单元垂直堆叠，类似于公寓楼。这允许在同一空间中有更高密度的存储器单元，但在技术实现方面存在挑战。确保基础技术的安全可能会改变DRAM的模式。

　　3D DRAM也是三星电子和美光科技等竞争对手大力开发的重点。值得注意的是，三星电子在3月份于美国举行的“MemCon 2024”展览会上预测，计划在2030年左右大规模生产该产品，这表明其对未来技术领先地位的渴望。在会议上，SK海力士间接表达了在3D DRAM市场复制HBM领域技术创新的决心，以回应三星的演讲。

　　然而，SK海力士也表示，尽管3D DRAM的潜力很有希望，但在实现商业化之前，需要进行实质性的开发过程。他们指出，与2D DRAM的稳定操作不同，3D DRAM表现出不稳定的性能特性，并且需要堆叠32到192层存储单元才能用于一般用途。

免责声明：本文内容来源于第三方或整理自互联网，本站仅提供展示，不拥有所有权，不代表本站观点立场，也不构成任何其他建议，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性不作任何保证或承诺，请读者仅作参考，并请自行核实相关内容,不承担相关法律责任。如发现本站文章、图片等内容有涉及版权/违法违规或其他不适合的内容， 请及时联系我们进行处理。